您的位置： 专家智库 > >

黄捷

作品数：3 被引量：21H指数：2
供职机构：复旦大学信息科学与工程学院专用集成电路与系统国家重点实验室更多>>
相关领域：电子电信更多>>

合作作者

文献类型

  • 3篇中文期刊文章

领域

  • 3篇电子电信

主题

  • 2篇滤波器
  • 1篇电路
  • 1篇调制器
  • 1篇数字集成电路
  • 1篇数字匹配滤波
  • 1篇数字匹配滤波...
  • 1篇通信
  • 1篇匹配滤波
  • 1篇匹配滤波器
  • 1篇频率调制
  • 1篇频率调制器
  • 1篇频谱
  • 1篇芯片
  • 1篇芯片面积
  • 1篇滤波器结构
  • 1篇码捕获
  • 1篇扩谱
  • 1篇扩展频谱
  • 1篇扩展频谱通信
  • 1篇集成电路

机构

  • 3篇复旦大学

作者

  • 3篇黄捷
  • 1篇沈泊
  • 1篇孙承绶
  • 1篇刘韬
  • 1篇温涛
  • 1篇金昕

传媒

  • 2篇微电子学
  • 1篇Journa...

年份

  • 2篇1999
  • 1篇1998
共 3 条 记 录，以下是 1-3
全选 清除 导出
排序方式：
一种节省芯片面积的频率调制器设计方案
1998年
本文采用新结构设计了一种用ＡＳＩＣ实现的频率调制器宏单元．用通常的方法设计频率调制器需要使用乘法器实现系数的乘法运算，因而需要很大的芯片面积．通过将ＲＯＭ存储的正弦波形改用对数格式，可将原来所需的乘法运算变换为对数格式数据的加法运算．将对数格式的波形数据变换为正常数据格式也使用了ＲＯＭ查表方法．由于省掉了乘法器，芯片的面积大大缩小．利用０．５μｍＣＭＯＳ工艺设计版图并进行投片，测试结果显示达到了预期的设计要求．
黄捷
关键词：芯片
一种用FPGA实现的FIR滤波器结构被引量：15
1999年
讨论了一种在ＦＰＧＡ中可实现的ＦＩＲ滤波器结构。该结构采用基于流水线型的乘加器和进位保留的加法阵列。为减少硬件消耗，乘法器使用的部分积由修改的Ｂｏｏｔｈ算法产生。ＦＩＲ滤波器用ＶＨＤＬ进行描述，并综合到ＦＰＧＡ中。从综合结果来看，提出的ＦＩＲ结构可以在ＸＣ４０２５ｅ－２中以５０ＭＨｚ的时钟频率高速运行。
金昕黄捷刘韬
关键词：数字集成电路FIR滤波器FPGA
用于快速扩谱码捕获的数字匹配滤波器被引量：6
1999年
提出了高速数字伪码匹配滤波器的几种实现方案，评估了其性能，比较了方案之间的优劣。模拟及电路综合的结果表明，文中提出的方案可以使器件工作于２５ Ｍ Ｈｚ 以上的速度，能满足绝大多数现有系统的要求。
沈泊黄捷温涛孙承绶
关键词：扩谱数字匹配滤波器扩展频谱通信滤波器
全选 清除 导出
共1页<1>
聚类工具0